Ki jan yo chwazi metòd la koneksyon nan limyè a?
Apr 11, 2022
Limyè a nan ekran an segman LCD ka divize an twa kalite dapre metòd la koneksyon: nan-limyè, limyè SMD, ak plak gid limyè san limyè. Pami yo, SMD limyè ka sibdivize nan SMD wouj ak liy nwa, SMD mou pye metal, tablo dan plak. Jodi a, mwen pral pataje avèk ou avantaj ak dezavantaj nan chak metòd.
Premye a tout, lanp nan-liy lan se yon pwosesis trè senp. Pou mete li bluntly, li se yon dyod limyè-émettant fiks nan pozisyon nan fim nan do ak lakòl, se konsa pri a se relativman bon mache. Pou do a ak yon sèl lanp oswa de lanp, ou ka chwazi fè li. Plog nan limyè. Dezavantaj: 1. Paske lanp lanp yo nan lanp lanp yo pi gwo, je a lanp se pi gwo, se konsa fim nan tèt jeneralman te fè plis pase 7MM, ki se yon maltèt pou zanmi ki gen espas limite sou tablo a sikwi; 2. Jwenti yo soude nan ploge nan liy lan plis, yon sèl lanp koresponn ak 2 jwenti soude, si kantite pèl lanp se gwo, pri a nan fè nan lanp liy yo pral trè wo.
Dezyèmman, SMD limyè, kòm mansyone pi wo a, ka divize an twa kalite: wouj ak liy nwa, pye metal mou, ak tablo dan. Limyè A SMD se bwa lanp yo sou yon ti moso nan PCB, ak Lè sa a, klip li nan plak la gid limyè. Paske li se yon smD pake lanp pake, li rele yon limyè SMD. Avantaj nan pi gwo nan lanp patch la se ke pa gen pwoblèm konbyen lanp pèl gen, gen sèlman de broch pozitif ak negatif.
Metòd la koneksyon nan liy yo wouj ak nwa se pi fleksib. Pou espas limite nan PCB a, eleman yo ka kontoune ak jwenti yo soude ka chwazi, ak kouch yo deyò nan de liy yo vlope ak materyèl izole, se konsa ke pa pral gen okenn sikwi kout. Dezavantaj: Pandan transpò oswa pwosesis, wouj la ak nwa mennen yo fasil tonbe.
Metòd la koneksyon nan pye metal mou se menm jan ak koneksyon an nan fil wouj ak nwa. Pozisyon nan jwenti yo soude se pa wo, ak fòm nan broch yo ka voye selon bezwen yo. Dezavantaj: 1. Broch yo fasil pou tonbe. Natirèlman, koneksyon ki genyen ant fil yo wouj ak nwa se relativman fèm. 2. Gwosè a nan ti jwenti soude PCB sou plak la gid limyè se pa fasil kontwole, epi ka gen pakèt nan jwenti soude gwo ak ti jwenti soude. Si jwenti yo soude yo twò gwo, li ka lakòz jwenti yo soude soude sou tablo a sikwi yo dwe kouvri pa fim nan tèt dèyè pandan pwodiksyon ak pwosesis, ak broch yo dosye pa ka soude.
Metòd la koneksyon nan tablo a dan se relativman mwens itilize. De mennen nan poto yo pozitif ak negatif yo te fè ansanm ak ti PCB a tache ak lanp lan, epi yo fiks nan lanmò, kidonk pa pral gen okenn broch tonbe nan pi wo a de fason. Men, si limyè a do a se sou tou de bò yo, espas ki genyen ant broch yo sou bò gòch ak bò dwat yo trè egzat. Dezavantaj: 1. Paske PIN la espas sou bò gòch la ak bò dwat trè egzat, yon fwa distans ki genyen ant jwenti sou bò gòch ak dwa sou tablo a sikwi kòrèkteman fèt, dokiman an pa ka itilize; 2. Kantite lòd minimòm nan backlight sa a obligatwa, jeneralman omwen 2K lòd minimòm.
Finalman, kite a pale sou pwochen metòd espesyal la. Kalite do limyè sa a pa bezwen enstale lanp. Kite pozisyon anp lanp lan, V groove ak lanp sou pozisyon nan fim nan limyè gid. Itilizatè yo ka itilize bò-emèt SMD lanp lanp yo bwa yo sou tablo sikwi. Limyè a nan metòd sa a trè bon mache. Dezavantaj la se ke li pa ka dirèkteman fiks sou tablo a sikwi, epi li bezwen yo dwe fiks ak kasèt doub-sided dèyè do a.